很多人有个不懂，为什么Intel系列CPU在2005年后可以力压AMD十多年？低劣的Cache设计和出色的微架构是关键的要素。大少数上层程序员以为Cache是透明的，CPU可以很痴呆地布置他们书写的程序，不须要关心数据是在内存中还是在Cache里。他们兴许是对的，大局部期间Cache都可以宁静的上班。但关于操作系统、编译软件、固件工程师和配件工程师来说，Cache则须要咱们特意照顾。如今越来越多的数据库软件和人工默认引擎也对Cache越来越敏感，须要针对性地提升。Cache设计和关系常识从而不再是下里巴人，你兴许某一天就会须要了解它。

上方是本系列的第一篇。

什么是Cache?

CacheMemory也被称为Cache，是存储器子系统的组成局部，寄存着程序经常经常使用的指令和数据，这就是Cache的传统定义。从狭义的角度上看，Cache是快设施为了缓解访问慢设施延时的预留的Buffer，从而可以在覆盖访问延时的同时，尽或许地提高数据传输率。快和慢是一个相对概念，与微架构(Microarchitecture)中的L1/L2/L3Cache相比，DDR内存是一个慢速设施；在磁盘I/O系统中，DDR却是极速设施，在磁盘I/O系统中，仍在经常使用DDR内存作为磁介质的Cache。在一个微架构中，除了有L1/L2/L3Cache之外，用于真假地址转换的各级TLB，MOB(MemoryOrderingBuffers)、在指令流水线中的ROB，RegisterFile和BTB等等也是一种Cache。咱们这里的Cache，是狭义Cache，是CPU流水线和主存储器的L1/L2/L3Cache。

Cache在哪里呢？

兴许很多人会不假考虑的说：在CPU内核里。Notsofast！它也有或许在主板上！咱们先来了解一下Cache的历史。

它在往常可以做显存。也可以被设定为L4缓存：

Cache速度比内存速度快多少？

大家都知道内存都是DRAM，但对Cache是怎样组成就所知不多了。Cache是由CAM（ContentAddressableMemory）为主体的tag和SRAM组成的。咱们今后在系列文章中会具体引见CAM的组成，这里便捷比拟一下DRAM和SRAM。DRAM组成很便捷：

只要一个晶体管和一个电容。而SRAM就复杂多了,一个简化的例子：

须要6个晶体管。一个便捷的比拟如下：

那么速度差距多大呢？各级Cache的提前差距很大，如下图：

可以看到提前最低的是Registers和MOB（MemoryOrderingBuffers），L1的提前和CPUcore在一个数量级之内（留意这里并不能便捷的以为L1就是3个Cycle，由于有pre-fetch），而DRAM提前是它的60多倍。

论断

说Cache在CPU的Die外面在如今绝大少数状况下都是正确的。最新Intel的optane内存会让个别DRAM作为cache，而自己作为真正内存，从而组成两级memory(L2memory)，为这个结构平添了一些变数。认真的读者兴许会发现，Cache演化总的来说级数在参与，新参与的层级在位置上总是出如今外层，逐渐向外部接近。Cache的设计是CPU设计的关键内容之一，咱们会在今后的文章中为大家具体引见。

Cache其余文章：

后记

wmiccpugetL2CacheSize,L3CacheSize

我的笔记本获取这个结果：

BIOS培训云课堂：

欢迎大家关注本专栏和用微信扫描下方二维码参与微信群众号"UEFIBlog"，在那里有最新的文章。