那就是BankGroup：图片出自参考资料4随着BankGroup还带来了两个新Timings：tCCD_S和tCCD_L。

毕竟增加逻辑就要增加电路，会费电和提高成本；提高核心频率也会费电和提高成本；所有的一切都是能省则省。

这个傻表现在它是完全被动的，所有活动全部需要内存控制器来指挥，自己并没有固件（排除最近的NvDIMM傲腾）。

作为BIOS从业者，可以说内存初始化是BIOS中最重要的部分，也可以说是计算机系统里面最傻的设备。

直到DDR4，这个故事不能够继续上演。

如果我们的数据十分凑巧，都分布在不同的group中，BankGroup会带来巨大的性能提升。

如果看看内存颗粒里面的结构：DDR2，4nprefetch和外部Bus速度相同的是紫色部分（frontend），而大片白色的部分(backend)都是工作在核心频率下，也就是100~266HMz下。

它的傻还表现在为了节约成本，增加容量，核心频率十数年没有提高。

Group内部，每次都要等待一个更长的时间，也就是tCCD_L，tCCD_L随不同频率各不相同。

DDR4来了DDR4当然和前代每次变化一样，降低了电压；增加了地址线Ax，所以可以支持更大容量。

现在我给大家留一个思考题，为什么DDR3之前可以不停提高prefetch，而DDR4却不行了？这里给一点提示，和Cacheline和BL（BurstLength）有关。

我过一阵会公布答案，也欢迎在评论区留言。

除此之外，有个明显的不同变化，prefetch的倍增停止了。

例如同样是100MHz的核心频率，SDRAM一周期取一次，它和内存控制器的速度是100MT/s（这里的T是传输的意思）；DDR上升沿下降沿各取一次，相当于2次prefetch，Bus速度变成200；DDR2变成4nprefetch，Busspeed变成400；DDR3，照此办理，8n带来了800。

为什么这么傻的设备在这个世界还能够存活，我们还可以忍受呢？我今天就从DDR4到底比DDR3强在哪里，DDR5又有些什么特性可以期待来展开讨论。

我们看DDR2和DDR3的对照表：这么做有什么好处吗？当然最重要的是降低成本和省电了。

每个Group都可以单独工作，一次完整的8nprefetch不需要等待另一个group，所以是短的delay,也就是tCCD_S，一般是4。

CCD代表ColumntoColumnDelay。

因为核心频率提高，8bit的prefetch不变，总线速度才得以提升。

DDR4还有个巨大且很有意思的改变，也和效能有关。

DDR4和DDR3一样，只有8n的prefetch，但为了提升前端FrontEnd的总线速度，不得不在核心频率上动起了手脚：核心频率不在徘徊在100～266HMz，直接200起跳，到400Mhz。

DDR4已经在市面上好几年了，DDR5的draft也已经起草完毕，它的支持已经在视线可及的地平线上。

S是Short，L是Long。

阅读前如果对DDR不了解可以参考这两篇文章：DDR3和它的先辈们可以说DDR4是DDR系列从SDRAM脱胎以来，变化最大的一次。

低速带来了两个好处：1.低频漏电流小，功耗低。

为什么这么说呢？如果我们看DDR3和它的前辈们的演变关系：注意我红框标出的DRAM的核心频率基本不变，传输速度的提高是通过增加prefetch的位数（黄框）来做到的。

MT/s和带宽MB/s的关系参见：DDRx的核心频率一直维持在100Mhz到266MHz的水平上，每代速度的提升都是靠倍增Prefetch的个数来达到的。

2.工艺简单，可以大规模堆量。

聪明的工程师从DDR开始不停的倍增prefetch，帽子戏法一而再，再而三上演，DDRx的外部总线带宽稳步提升，成本却提高不大，两全其美，太棒了。

标签： 计算机、 硬件、 内存、 RAM、

本文地址： https://yihaiquanyi.com/article/2d36196ee956c11d1d24.html

上一篇：单根内存和两根的区别X单根内存条的极限容...
下一篇：cache和寄存器哪个快Cache和Cache分歧性内...