前面一篇文章(为什么CPU越来越多地驳回硅脂而不是焊锡散热?)中我提到CPU的Die越来越小了,有些好友纳闷这是为什么。一个便捷的回答是制程提高了,但这个答案显然不能服众。假设晶体管数目不变 ,制程提高,则单位面积可以放入更多的晶体管,则Die尺寸确实会变小,仿佛很有情理。然而,妇孺皆知,依据摩尔定律,每年Intel会向Die外面参与更多的晶体管,则这个推理就不成立了。制程和晶体管数目向两个方向拉扯Die的大小变动,终究为什么最终Die变小占据了下风呢?咱们先罗列所无关键常识点,并在最后剖析他们形成的影响。
IntelCPUDie的尺寸在始终增加:
从白色曲线,咱们可以看出从Westmere开局,Die尺寸逐突变小,在SkyLake时到达最小值。
假设这些数字不够笼统的话,我这里有张比拟图片:
咱们可以看出Die越来越小,直到Ivybridge,haswell略有上升但在Broadwell和Skylake又再次降低。
摩尔定律,是由Intel开创人之一戈登·摩尔(GordonMoore)提进去的,其内容为:集成电路上晶体管的数目,约每隔两年便会参与一倍。到目前为止,这个预测都很好的被理想验证着(2016年后趋缓):
图片和数据出自参考资料1。由于综合思索干流半导体厂商,比拟艰涩。假设咱们独自摘出Intel晶体管数量,则会繁复不少:
这里说句题外话,有同窗识我每2年参与一倍不应该是指数函数曲线吗?就像这样:
为什么咱们看到的摩尔定律曲线拟合结果是一条斜线,相似线性相关。其实秘密在于Y轴,大家可以细心观察和思索一下。
每一次性提高制程,单位面积都可以放入更多的晶体管:
可以看出,晶体管密度雷同出现摩尔定律上升。
痴呆的读者兴许曾经发现疑问所在了。假设晶体管数目和晶体管密度同时呈雷同的幂函数上升,结果不是应该Die大小不变吗?怎样和理想状况不合乎呢?
正当的答案只要一个,那就是晶体管数目增长落后于晶体管密度增长。总的来看,台式机CPU内核数目增长趋缓,多进去的晶体管往往用于参与Cache和优化核显,形成CPUDie的向小的方向变动。另外Die越小,一个Wafer上就能裁剪出更多的Die,在商业上愈加无利,有或者也是局部要素(纯属团体猜想)。
最后咱们来了解一下最新的CoffeelakeDie的大小。好信息是CoffeelakeDie变大了。
左边是Coffeelake8700K,左边是Kabylake7700K。肉眼可以看出尺寸参与不少,从125mm2参与到了151mm2。除了架构改良提高的要素之外,变大的重要要素有两个:
Pitch从70nm参与到了84nm。在可以提供更高频率允许的面前,代价就是对Die的大小形成负面影响。
专栏其余CPU文章:
CPU制作的那些事之一:i7和i5其实是孪生兄弟!?
CPU制作的那些事之二:Die的大小和良品率
为什么CPU的频率止步于4G?咱们触到频率天花板了吗?
为什么晶圆都是圆的不是方的?
为什么"电路"要铺满整个晶圆?
CPU能用多久?会不会由于老化而变慢?
为什么CPU越来越多地驳回硅脂而不是焊锡散热?
本文地址: https://yihaiquanyi.com/article/845ebca186274637f70a.html
上一篇:超频教程手把手来超频一升级散热系统...